fpga ip 文章最新資訊

重磅升級(jí)，不止于快！米爾ZYNQ 7010/7020全面適配Vivado & PetaLinux 2024.2，精修實(shí)戰(zhàn)痛點(diǎn)，前瞻布局CRA法案！

（引言）在工業(yè)物聯(lián)網(wǎng)、機(jī)器視覺(jué)和智能網(wǎng)關(guān)等嚴(yán)苛領(lǐng)域，米爾電子的MYC-C7Z010/20-V2MYC-Y7Z010/20-V2核心板及開(kāi)發(fā)平臺(tái)，憑借其硬核特性，已成為眾多企業(yè)信賴的首選方案。我們深知，卓越的硬件平臺(tái)需要匹配敏捷、高效且安全的軟件工具鏈。為應(yīng)對(duì)開(kāi)發(fā)者對(duì)先進(jìn)工具與日俱增的需求，并前瞻性地響應(yīng)全球日益嚴(yán)格的網(wǎng)絡(luò)安全法規(guī)，我們對(duì)經(jīng)典的ZYNQ 7010/7020產(chǎn)品進(jìn)行一次里程碑式的軟件生態(tài)升級(jí)！我們不僅完成了對(duì) Vivado 2024.2?與 PetaLinux 2024.2?
關(guān)鍵字：米爾科技 ZYNQ Vivado 2024.2 PetaLinux 工業(yè)網(wǎng)關(guān) FPGA CRA法案網(wǎng)絡(luò)安全

用于改進(jìn)設(shè)計(jì)驗(yàn)證的斷言 IP （AIP）

多年來(lái)，設(shè)計(jì)重用方法為半導(dǎo)體 IP （SIP）創(chuàng)造了一個(gè)市場(chǎng)，現(xiàn)在有了正式的技術(shù)，就需要斷言 IP （AIP）。其中，每個(gè)AIP都是硬件設(shè)計(jì)中用于檢測(cè)被測(cè)設(shè)計(jì)（DUT）中的協(xié)議和功能違規(guī)的可重用和可配置驗(yàn)證組件。LUBIS EDA 專注于正式服務(wù)和工具，因此我收到了有關(guān)他們開(kāi)發(fā)這些 AIP 和檢測(cè)高風(fēng)險(xiǎn) IP 中極端情況錯(cuò)誤的方法的最新信息。在詳細(xì)介紹 LUBIS EDA 使用的方法之前，讓我們先回顧一下基于仿真的驗(yàn)證與形式驗(yàn)證有何不同。通過(guò)仿真，工程師正在編寫(xiě)激勵(lì)來(lái)覆蓋設(shè)計(jì)的所有已知狀態(tài)，希望覆蓋范圍
關(guān)鍵字：設(shè)計(jì)驗(yàn)證斷言 IP AIP

Altera進(jìn)一步擴(kuò)展Agilex? FPGA產(chǎn)品組合，全面提升開(kāi)發(fā)體驗(yàn)

新聞亮點(diǎn)：●? ?作為全球最大專注于FPGA的解決方案提供商，Altera? 正通過(guò)簡(jiǎn)化 FPGA 開(kāi)發(fā)流程、拓展可編程解決方案的規(guī)模，滿足快速增長(zhǎng)的開(kāi)發(fā)者需求，推動(dòng)業(yè)務(wù)增長(zhǎng)。●? ?Altera Agilex? FPGA 與 SoC FPGA 全線產(chǎn)品正式進(jìn)入量產(chǎn)階段?！? ?在 Quartus? Prime 25.3 版本中推出全新的 Visual Designer Studio 工具，為系統(tǒng)設(shè)計(jì)輸入與集成帶來(lái)全新易用體驗(yàn)?！? &
關(guān)鍵字： Altera Agilex FPGA

應(yīng)對(duì)團(tuán)體設(shè)計(jì)項(xiàng)目的挑戰(zhàn)

世界各地的政府和行業(yè)齊心協(xié)力解決大規(guī)模芯片設(shè)計(jì)挑戰(zhàn)。美國(guó)國(guó)防部的微電子中心（ME Commons）、歐盟芯片法案試點(diǎn)線和日本政府支持的 Rapidus 財(cái)團(tuán)等團(tuán)體通常由老牌公司、研究機(jī)構(gòu)、學(xué)術(shù)界和初創(chuàng)公司組成——每個(gè)機(jī)構(gòu)都帶來(lái)了不同的技能。是德科技設(shè)計(jì)與驗(yàn)證業(yè)務(wù)部總經(jīng)理 Nilesh Kamdar 表示，在這種情況下，芯片設(shè)計(jì)界正在加速、擴(kuò)大規(guī)模，并承擔(dān)如果沒(méi)有政府資助，他們可能不會(huì)承擔(dān)的風(fēng)險(xiǎn)，是德科技參與了國(guó)防部的許多 ME Commons，最近與 Rapidus 合作開(kāi)發(fā)了高精度工藝設(shè)計(jì)套
關(guān)鍵字：團(tuán)體設(shè)計(jì)項(xiàng)目 IP 是德科技

無(wú)縫升級(jí)嵌入式芯片AI能力！安謀科技Arm China推出新一代CPU IP“星辰”STAR-MC3

國(guó)內(nèi)領(lǐng)先的芯片IP設(shè)計(jì)與服務(wù)提供商安謀科技（中國(guó)）有限公司（以下簡(jiǎn)稱“安謀科技”）今日宣布，正式推出自主研發(fā)的第三代高能效嵌入式芯片IP——“星辰”STAR-MC3。該產(chǎn)品基于Arm?v8.1-M架構(gòu)，向前兼容傳統(tǒng)MCU架構(gòu)，集成Arm Helium?技術(shù)，顯著提升CPU在AI計(jì)算方面的性能，同時(shí)兼具優(yōu)異的面效比與能效比，實(shí)現(xiàn)高性能與低功耗設(shè)計(jì)，面向AIoT智能物聯(lián)網(wǎng)領(lǐng)域，為主控芯片及協(xié)處理器提供核芯架構(gòu)，助力客戶高效部署端側(cè)AI應(yīng)用。STAR-MC3處理器概覽STAR-MC3五大技術(shù)亮點(diǎn)1.更強(qiáng)的AI能
關(guān)鍵字：安謀科技 Arm China CPU IP 嵌入式芯片

Altera任命Sandeep Nayyar為首席財(cái)務(wù)官

近日，全球最大專注于FPGA的解決方案提供商——Altera宣布，任命Sandeep Nayyar為公司首席財(cái)務(wù)官。Nayyar 先生擁有逾三十年的財(cái)務(wù)領(lǐng)導(dǎo)經(jīng)驗(yàn)，在半導(dǎo)體、存儲(chǔ)和生命科學(xué)等行業(yè)，他以推動(dòng)增長(zhǎng)、提升盈利能力和實(shí)現(xiàn)戰(zhàn)略轉(zhuǎn)型方面的卓越成就而聞名。自 2010 年起任職至今，他曾在 Power Integrations 公司擔(dān)任首席財(cái)務(wù)官，而在此期間，Nayyar 先生領(lǐng)導(dǎo)該公司實(shí)現(xiàn)了持續(xù)增長(zhǎng)和卓越運(yùn)營(yíng)，并全面負(fù)責(zé)財(cái)務(wù)、人力資源和公司發(fā)展等工作內(nèi)容。在此之前，Nayyar 先生曾先后在 Appli
關(guān)鍵字： Altera FPGA

FPGA找到自己的聲音：Achronix和語(yǔ)音識(shí)別的經(jīng)濟(jì)學(xué)

語(yǔ)音識(shí)別已成為最普遍的人工智能應(yīng)用之一。它存在于我們的手機(jī)、汽車(chē)、呼叫中心——我們需要快速、自然的人機(jī)界面的任何地方。訓(xùn)練實(shí)現(xiàn)此目的的模型是一個(gè)云規(guī)模的 GPU 問(wèn)題，但在生產(chǎn)環(huán)境中日復(fù)一日地運(yùn)行這些模型就是推理。這就是經(jīng)濟(jì)開(kāi)始重要的地方。語(yǔ)音識(shí)別的推理既是吞吐量驅(qū)動(dòng)的，也是延遲敏感的。您需要實(shí)時(shí)處理大量音頻流，每個(gè)響應(yīng)只需幾十毫秒即可傳遞。如果管道停滯，用戶會(huì)立即注意到。延遲是自然交互的大敵：延遲使語(yǔ)音系統(tǒng)感覺(jué)像機(jī)器人、脆弱和令人沮喪。GPU 可以處理大量工作負(fù)載，但它們的批處理策略通常會(huì)引入不可預(yù)測(cè)的
關(guān)鍵字： FPGA Achronix 語(yǔ)音識(shí)別

“銀湖資本”投資完成，Altera成全球最大FPGA方案提供商

今天，全球FPGA創(chuàng)新技術(shù)領(lǐng)導(dǎo)者Altera宣布，全球技術(shù)投資巨頭銀湖資本（Silver Lake）已完成對(duì)Altera 51%股權(quán)的收購(gòu)，該股權(quán)原由英特爾公司持有。同時(shí)，英特爾將保留Altera 49%的股權(quán)，此舉也彰顯了雙方對(duì)Altera未來(lái)良好發(fā)展充滿信心。本次交易的完成，標(biāo)志著Altera已成為全球規(guī)模最大且獨(dú)立專注于FPGA的解決方案提供商。通過(guò)提供構(gòu)建完整FPGA解決方案所需的軟件工具、開(kāi)發(fā)套件、IP及設(shè)計(jì)服務(wù)資源，Altera將助力客戶和合作伙伴加速創(chuàng)新。Altera致力于為客戶和開(kāi)發(fā)者提供
關(guān)鍵字：銀湖資本 Altera FPGA

SiFive推出全新RISC-V IP，融合標(biāo)量、向量與矩陣運(yùn)算

SiFive 近日正式推出第二代 Intelligence? 系列，進(jìn)一步強(qiáng)化其在 RISC-V AI IP 領(lǐng)域的技術(shù)領(lǐng)先優(yōu)勢(shì)。此次發(fā)布的五款新產(chǎn)品，專為加速數(shù)千種 AI 應(yīng)用場(chǎng)景中的工作負(fù)載而設(shè)計(jì)。該系列包括兩款全新產(chǎn)品——X160 Gen 2 與 X180 Gen 2，以及升級(jí)版 X280 Gen 2、X390 Gen 2 和 XM Gen 2。所有新產(chǎn)品均具備增強(qiáng)的標(biāo)量、向量處理能力，其中 XM 產(chǎn)品還加入了矩陣處理功能，專為現(xiàn)代AI工作負(fù)載設(shè)計(jì)。其中，X160 Gen 2 與 X180 Gen
關(guān)鍵字： SiFive RISC-V IP

萊迪思Nexus FPGA平臺(tái)在2025深圳國(guó)際電子展榮獲年度產(chǎn)品獎(jiǎng)

低功耗可編程器件的領(lǐng)先供應(yīng)商萊迪思半導(dǎo)體近日宣布，其Lattice Nexus?小型FPGA平臺(tái)榮獲Elexcon深圳國(guó)際電子元器件暨嵌入式系統(tǒng)技術(shù)展“AI芯片類(lèi)年度產(chǎn)品”大獎(jiǎng)。該獎(jiǎng)項(xiàng)旨在表彰Nexus平臺(tái)在低功耗、小尺寸以及對(duì)不斷演進(jìn)的AI算法的優(yōu)異適應(yīng)能力等方面的杰出表現(xiàn)。萊迪思中國(guó)銷(xiāo)售副總裁王誠(chéng)先生表示：“隨著智能實(shí)時(shí)應(yīng)用在各行各業(yè)不斷普及，開(kāi)發(fā)者對(duì)靈活且高效的網(wǎng)絡(luò)邊緣和近傳感器處理解決方案的需求日益增加。萊迪思Nexus平臺(tái)憑借業(yè)界領(lǐng)先的低功耗、小尺寸設(shè)計(jì)和強(qiáng)大的適應(yīng)性，幫助開(kāi)發(fā)者在邊緣構(gòu)建更智能
關(guān)鍵字：萊迪思 FPGA 深圳國(guó)際電子展

萊迪思Nexus新成員：小封裝，大能量

在半導(dǎo)體技術(shù)體系中，邏輯密度處于200K SLC閾值以下的FPGA器件，通常被定義為 "小型FPGA平臺(tái)"。伴隨工業(yè)自動(dòng)化加速、汽車(chē)電子智能化、以及邊緣AI普及，市場(chǎng)對(duì)設(shè)備的集成度、運(yùn)算效能和能源效率提出了更高標(biāo)準(zhǔn)——小型FPGA由此成為核心硬件載體但長(zhǎng)期以來(lái)，小型FPGA技術(shù)一直深陷“小型化設(shè)計(jì)與高性能指標(biāo)對(duì)立的矛盾”之中。如何通過(guò)架構(gòu)創(chuàng)新設(shè)計(jì)、先進(jìn)工藝應(yīng)用以及場(chǎng)景化定制開(kāi)發(fā)，成功實(shí)現(xiàn)小型FPGA在低功耗、高可靠性和強(qiáng)安全性方面的技術(shù)突破，始終是FPGA行業(yè)關(guān)注的熱點(diǎn)話題2019年1
關(guān)鍵字：萊迪思小型FPGA FPGA

國(guó)產(chǎn)FPGA，打入高端局

比起出貨量動(dòng)輒幾十億、市場(chǎng)規(guī)模達(dá)千億美元的 CPU 和 GPU，F(xiàn)PGA 顯得有些「小眾」—— 其全球市場(chǎng)規(guī)模僅僅百億美元。但在國(guó)產(chǎn)芯片自主化的征程上，這顆看似不起眼的芯片卻分量十足，時(shí)常成為大眾討論的焦點(diǎn)。FPGA，必爭(zhēng)之地今年，是首款商用現(xiàn)場(chǎng) FPGA 誕生 40 周年。當(dāng)時(shí)，它首次引入了可重復(fù)編程硬件的理念。通過(guò)創(chuàng)造「像軟件一樣靈活的硬件」，F(xiàn)PGA 的可重編程邏輯徹底改變了半導(dǎo)體設(shè)計(jì)的面貌。FPGA 主要有三大特點(diǎn)：可編程靈活性高、開(kāi)發(fā)周期短及并行計(jì)算。首先，與 ASIC 的全定制電路
關(guān)鍵字： FPGA

Nexus? FPGA：毫末方寸之間，書(shū)寫(xiě)技術(shù)乾坤

按照行業(yè)慣例，“小型FPGA”通常是指邏輯密度低于200K SLC(系統(tǒng)邏輯單元)的FPGA產(chǎn)品。2019年12月，萊迪思(Lattice)業(yè)界首發(fā)的Nexus?平臺(tái)憑借低功耗、高性能、高可靠性、先進(jìn)的安全性和易用性五大特點(diǎn)，為小型FPGA樹(shù)立了“新標(biāo)桿”，被行業(yè)視作“低功耗FPGA技術(shù)的重要更新”。在此基礎(chǔ)上，2019-2022年期間，萊迪思基于Nexus?平臺(tái)先后打造了CrossLink-NX、Certus-NX、CertusPro-NX和MachXO5-NX等產(chǎn)品，為開(kāi)發(fā)者提供了更強(qiáng)的架
關(guān)鍵字： FPGA 萊迪思

共建生態(tài)，米爾將出席2025安路科技FPGA技術(shù)沙龍

在數(shù)字化浪潮席卷全球的今天，F(xiàn)PGA技術(shù)正成為驅(qū)動(dòng)創(chuàng)新的核心引擎。2025年8月21日，深圳將迎來(lái)一場(chǎng)聚焦FPGA技術(shù)與產(chǎn)業(yè)應(yīng)用的盛會(huì)——2025安路科技FPGA技術(shù)沙龍。本次沙龍以“定制未來(lái) 共建生態(tài)”為主題，匯聚行業(yè)專家、企業(yè)代表及技術(shù)開(kāi)發(fā)者，探討前沿技術(shù)趨勢(shì)，解鎖定制化解決方案，共建開(kāi)放共贏的FPGA生態(tài)圈!??????米爾作為領(lǐng)先的嵌入式處理器模組廠商，將攜安路FPGA核心板和開(kāi)發(fā)板亮相，并發(fā)表主題演講——《基于飛龍派的視覺(jué)應(yīng)用和工控軟硬
關(guān)鍵字：米爾安路 FPGA

燦芯半導(dǎo)體推出PCIe 4.0 PHY IP

一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體（上海）股份有限公司（燦芯股份，688691）宣布推出基于28HKC+ 0.9V/1.8V平臺(tái)的PCIe 4.0 PHY IP。該P(yáng)HY IP符合PCIe 4.0規(guī)范的要求，支持PIPE 4.4.1/5.2接口及2.5Gbps至16Gbps的數(shù)據(jù)傳輸速率，全面覆蓋PCIe Gen4.0/3.0/2.0/1.0標(biāo)準(zhǔn)，并兼容Rapid IO、JESD204B/C、USB3.2/3.1/3.0、10GBASE-R/KR等其他協(xié)議。憑借其優(yōu)越的
關(guān)鍵字：燦芯 PCIe 4.0 PHY IP